Интернет магазин китайских планшетных компьютеров



Компьютеры - SRAM (память)

02 апреля 2011
Йонги чо четвертое измерение - дэвид йонги booksa.net/book/2730.chetvertoe-izmerenie.

Оглавление:
1. SRAM (память)
2. Троичная SRAM
3. Применение



Статическая оперативная память с произвольным доступом — полупроводниковая оперативная память, в которой каждый двоичный или троичный разряд хранится в схеме с положительной обратной связью, позволяющей поддерживать состояние сигнала без постоянной перезаписи, необходимой в динамической памяти. Тем не менее, сохранять данные без перезаписи SRAM может только пока есть питание, то есть SRAM остается энергозависимым типом памяти. Произвольный доступ — возможность выбирать для записи/чтения любой из битов, зависит от особенностей конструкции), в отличие от памяти с последовательным доступом.

Двоичная SRAM

Рис. 1. Шеститранзисторная ячейка статической двоичной памяти SRAM

Типичная ячейка статической двоичной памяти на КМОП-технологии состоит из двух перекрёстно включённых инверторов и ключевых транзисторов для обеспечения доступа к ячейке. Часто для увеличения плотности упаковки элементов на кристалле в качестве нагрузки применяют поликремниевые резисторы. Недостатком такого решения является рост статического энергопотребления.

Линия WL управляет двумя транзисторами доступа. Линии BL и BL — битовые линии, используются и для записи данных и для чтения данных.

Запись. При подаче «0» на линию BL или BL параллельно включенные транзисторные пары и образуют логические схемы 2ИЛИ, последующая подача «1» на линию WL открывает транзистор M5 или M6, что приводит к соответствующему переключению триггера.

Чтение. При подаче «1» на линию WL открываются транзисторы M5 и M6, уровни записанные в триггере выставляются на линии BL и BL и попадают на схемы чтения.

Восьмитранзисторная ячейка двоичной SRAM описана в .

Переключение триггеров через транзисторы доступа является неявной логической функцией приоритетного переключения, которая в явном виде, для двоичных триггеров, строится на двухвходовых логических элементах 2ИЛИ-НЕ или 2И-НЕ. Схема ячейки с явным переключением является обычным RS-триггером. При явной схеме переключения линии чтения и записи разделяются, отпадает нужда в транзисторах доступа, но в самой ячейке требуются двухзатворные транзисторы.


В настоящее время появилась усовершенствованная схема с отключаемой сигналом записи обратной связью, которая не требует транзисторов нагрузки и соответственно избавлена от высокого потребления энергии при записи.



Просмотров: 2463


<<< SIPP