Интернет магазин китайских планшетных компьютеров



Компьютеры - Б41 - Набор интерфейсов общего назначения

29 июня 2011


Оглавление:
1. Б41
2. Набор интерфейсов общего назначения
3. Программное обеспечение



Блок-схема микроконтроллера
  • 16-разрядное 4-х контекстное процессорное ядро B41-core
  • MAC-модуль
  • Контроллер прерываний
  • Криптографический модуль
  • Пермутатор
  • CVSD-кодек
  • Интерфейс радиомодуля
  • Последовательный синхронный интерфейс SPI
  • Цифровой аудио интерфейс PCM
  • 2-х проводной интерфейс I2C
  • Последовательный асинхронный интерфейс UART
  • Ведущий JTAG-порт
  • 4 параллельных байтовых порта ввода/вывода
  • Мультиплексор выводов
  • 4 программируемых 16-разрядных таймера
  • Системный таймер 256 Гц
  • Сторожевой таймер WDT
  • Блок синхронизации
  • Регистр управления режимом Sleep.
  • Интерфейс внешней памяти
  • Встроенное ПЗУ с начальным загрузчиком
  • Встроенное ОЗУ ёмкостью 32Kx16

Особенности архитектуры

Процессорное ядро B41 спроектировано с использованием механизма интерпретации CISC команд при помощи встроенных мини-программ внутреннего RISC-подобного ядра. Поэтому с точки зрения программиста процессорное ядро представляет собой традиционную CISC платформу, для которой характерна развитая система команд с широким набором способов адресации, позволяющих выполнение операций над операндами, размещёнными не только в регистрах процессора, но и непосредственно в памяти. Другой особенностью процессорного ядра является 4-х контекстная архитектура.

Процессорное ядро B41 имеет следующие характеристики:

  • Единое адресное пространство для программ и данных
  • Разрядность шины данных, АЛУ и адресных регистров — 16 разрядов
  • Разрядность сегментных регистров — 8 разрядов в текущей версии, max = 16 разрядов
  • Разрядность адресной шины — 24 разряда в текущей версии, max = 32 разряда
  • Адресация команд и данных — словная
  • Сегментная организация адресного пространства с непересекающимися сегментами. Размер адресуемой памяти определяется реальной разрядностью сегментных регистров
  • Система команд с развитым механизмом адресации операндов
  • Количество РОН: 7 на контекст
  • Количество сегментных регистров: 6 на контекст
  • 4-х контекстная архитектура
  • Переход на обработку прерывания с аппаратным включением связанного с прерыванием контекста
  • Механизм многократного выполнения текущей команды
  • Механизм ветвления по флагам пользователя
  • Число тактов выполнения команды типа «регистр — регистр»: 1.


Просмотров: 1841


<<< КМ1816ВЕ48